如何避免运放负反馈产生的自激振荡？

1、选择合适的增益，选择合适的增益电阻

对任何一个选定的运放，在它能够实现的最小增益的基础上，适当提高闭环增益，可以有效提高系统稳定性。增益电阻尽量选择小的，以降低CIN-的作用。

2、设计PCB图时，尽量减小杂散电容，特别是CIN-

电路板设计时一般都会需要进行覆铜操作，覆铜操作的本质目的是增大地线面积，进而减小地线电阻和电感。但是覆铜操作也会带来两个问题：第一，它与同层信号线之间就形成了很长很长很长的近距离间隙，也就是很大的电容，如下图 1 中的 C1。第二，它与其他层的信号线形成了层间电容，如图 1 的C2，这些杂散电容，都会引起系统不稳定。

图 1

因此，在电路设计时，注意以下几点：

• 运放负输入端及其连接线的下方，绝对不要覆铜，或者覆铜后实施挖空操作。图 2 给出了一个PCB布线挖空覆铜的实例；
• 运放负输入端、输出端及其连接线的同层周边，一定要与覆铜保持足够大的间距。间距大了，覆铜就会减小；
• 环路中的电阻，尽量不要使用电位器。
  
  图 2

3、尽量不要驱动大电容负载，必须驱动大电容负载的，使用裕度大的运放。或者串联隔直电阻。

图 3

有些电路并没有使用大电容负载，PCB 布线也符合规则。但在使用示波器观察输出波形的时候却发生了振荡。此时需要注意的是，示波器使用的电缆线，是存在输入电容的，这些输入电容可能导致运放振荡。解决的方法也很简单，将输出点串联一个隔直电阻RISO，比如50Ω，再连到示波器的电缆线上即可。这样间接说明第 3 点的解决思路，当运放输出接大电容负载时，可以在运放输出端和大电容之间串一个隔直电阻。如图 3 所示。

注：CIN-     运放负端的杂散电容

       RISO   隔直小电阻

部分内容参考：Analog Circuit III,作者：Professor Yang

推荐阅读

▼

长按关注微信公众号『8号线攻城狮』，获取更多精彩内容。